近日，被業(yè)界譽為“芯片設計國際奧林匹克”的第70屆國際固態(tài)電路大會（ISSCC 2023）在美國舊金山舉行。此次會議是自2020年以來首次全線下模式召開，來自30多個國家的3000多名研究人員參會，分享該領域的最新技術。約有200項芯片實測成果入選，約45%的芯片成果來自于英特爾、三星、臺積電、AMD、英偉達、高通、博通、ADI、TI、聯(lián)發(fā)科等國際芯片巨頭公司，其余芯片成果來自于高校和科研院所。

　　東南大學電子科學與工程學院/集成電路學院的教師和在職研究生赴美參加此次盛會，國家ASIC工程中心楊軍教授、司鑫副研究員和蔡浩副教授課題組，在存儲器領域的Session 7和Session 33報告了三項存內計算芯片研究成果，是本屆ISSCC在存儲器-存內計算領域報道數(shù)量最多的單位之一。同時，東南大學做為IEEE固態(tài)電路南京分會主席單位，派出代表參與本年度IEEE固態(tài)電路協(xié)會主席論壇。

　　浮點存內計算芯片：面向高精度AI運算場景，針對整型神經(jīng)網(wǎng)絡在復雜任務下性能大幅下降的問題，東南大學團隊提出一套基于共享指數(shù)的浮點存算架構，通過片外權重指數(shù)域對指，片上指數(shù)相加對指，全局浮點局部定點的方式，實現(xiàn)浮點運算。同時設計了一套高位全精度、低位近似的數(shù)字運算架構，以分離字線方式實現(xiàn)了數(shù)字域的高能效運算。通過對數(shù)字域存算的加法樹結構進行分解，權重、特征值、通道三段加法樹的重組實現(xiàn)計算效率的提升。

　　該工作以《A 28-nm 64-kb 31.6-TFLOPS/W Digital-Domain Floating-Point-Computing-Unit and Double-Bit 6T-SRAM Computing-in-Memory Macro for Floating-Point CNNs》為題，文章第一作者為東南大學集成電路學院博士生郭安。

　　邊緣端網(wǎng)絡存內計算芯片：面向Edge端神經(jīng)網(wǎng)路的加速任務，傳統(tǒng)的存內計算設計面臨諸多問題和挑戰(zhàn)，主要包括短累加致能效下降、陣列利用率低，數(shù)據(jù)更新成本高和計算-讀出訪問時間過長等。東南大學團隊提出一種用于Edge端神經(jīng)網(wǎng)絡加速的存內計算芯片設計。架構層面，首次提出一種靈活可配置的存算一體陣列，支持兩種數(shù)據(jù)映射方式，在提高陣列利用率的同時可極大降低數(shù)據(jù)更新成本。

　　該工作以《A 28-nm Horizontal-Weight-Shift and Vertical-Feature-Shift Based Separate-WL 6T-SRAM Computation-in-Memory Unit-Macro for Edge Depthwise Neural-Networks》為題，文章第一作者為東南大學集成電路學院的博士生王博。

　　自旋轉移力矩磁隨機存儲器（STT-MRAM）存內計算芯片：該工作面向資源受限的邊緣人工智能設備，解決了新型非易失磁存儲器STT-MRAM存算電路自下而上設計中的挑戰(zhàn)。東南大學團隊研制了一款28nm 2Mb的高能效STT-MRAM存內計算芯片，在1-bit輸入/1-bit權重/9次累加/5-bit輸出的情況下，實現(xiàn)了高達41.5 TOPS/W的峰值能效，以及96.2%（MNIST數(shù)據(jù)集）的網(wǎng)絡推理精度，是中國大陸首篇在ISSCC上發(fā)表的MRAM存儲與存算工作。該工作以《A 28nm 2Mb STT-MRAM Computing-in-Memory Macro with a Refined Bit-Cell and 22.4–41.5 TOPS/W for AI Inference》為題，文章第一作者為東南大學集成電路學院蔡浩副教授。

　　據(jù)悉，ISSCC是由電氣與電子工程協(xié)會（IEEE）固態(tài)電路學會贊助發(fā)起的半導體集成電路設計領域的學術會議，該會議于1954年首次舉辦，是該領域規(guī)模最大、最著名的國際會議。歷史上入選ISSCC的成果代表著當年度全球領先水平，展現(xiàn)出芯片技術和產(chǎn)業(yè)的發(fā)展趨勢，多項“芯片領域里程碑式發(fā)明”在ISSCC首次披露，如世界上第一個集成模擬放大器芯片（1968年）、第一個8位微處理器芯片（1974年）和32位微處理器芯片（1981年）、第一個1Gb內存DRAM芯片（1995年）、第一個多核處理器芯片（2005年）等。